# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-359244

(43) Date of publication of application: 13.12.2002

(51)Int.CI.

H01L 21/3205

H01L 21/304

(21)Application number: 2001-164672

(71)Applicant:

SONY CORP

(22)Dat of filing:

31.05.2001

(72)Inventor:


**NAGASHIMA NAOKI** 


#### (54) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE


(57)Abstract:


PROBLEM TO BE SOLVED: To form a uniformly thick wiring in a damascene

SOLUTION: A method for manufacturing a semiconductor device comprises steps of laminating tantalum nitride 4, copper 5a, copper 5b, and tantalum nitride 6 of conductive films having different polishing rates on an upper layer of an insulating film formed with wiring grooves 3a, 3b, setting film thicknesses of the tantalum nitride 4, the copper 5a, the copper 5b and the tantalum nitride 6, so that a surface height of the tantalum nitride 4 formed on a silicon oxide film 2 in which the groove 3 is removed, turns into the same as surface heights of the tantalum nitride 6 formed on the upper layer of the groove 3a and forming on the surface of the copper 5b, and then polishing the film.









#### **LEGAL STATUS**

[Dat of request for examination]

06.01.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

3

Ŷ

(S)

(19) 日本国格許庁 (JP)

(P2002-35924A)

平成14年12月13日(2002.12.13) (43)公開日

デーマコート (参考) 622X 5F033

> H01L 21/304 21/88

(19)配号

622

H01L 21/3205 21/304

(51) Int C.7


審査請求 末鷗水 請求項の数8 〇L (全5 頁)


(71)出関人 000002185 ソニー株式会社		品終買に扱く
(71) 出國	(72) 勞明者	
<b>怜</b> 爾2001-164672(P2001-164672)	平成13年5月31日(2001.5.31)	
(21)出資券号	(22) 出顧日	

# [54] 【発明の名称】 半導体装置の製造方法


【課題】 ダマシンプロセスにおいて均一な膜厚の配線 を形成する。

bの表面に、配線溝3aを除いたシリコン酸化膜2に形 に蛮化タンタル4、銅5a、銅5b、窒化タンタル6の 【解決手段】 配線構3a、3bを形成した絶縁膜の上 嗣5a、銅5b、蛮化タンタル6を積層し、かつ、銅5 成した選化タンタル4の表面高さと、配線溝38の上層 に形成する窒化タンタル6の表面高さが同じになるよう 層に、研磨速度の異なる導電膜である選化タンタル4、 **順厚を設定して形成した後に研磨する。** 





3



【請求項1】 配線を形成する半導体装置の製造方法に [特許請求の範囲]

前記導体パターンの上に第1パリアメタル層および配線 絶縁膜に配線溝を形成して導体パターンを形成し、

前記導体パターンの凸部上前記第1パリアメタル層の表 面高さと、前記導体パターンの凹部上第2パリアメタル 圏の表面高さとが同じになるように前記第2パリアメタ 前記導体パターンの凸部上前記第2パリアメタル層を除

前記導体パターンの凸部上前記第1パリアメタル圏と前 記導体パターンの回部上前記第2パリアメタル履とを除 前配導体パターンの凸部上前配配線材層を除去し、 去することを特徴とする半導体装置の製造方法。

【請求項2】 前記導体パターンの凸部上前記第2パリ アメタル層を研磨により除去し、

速い研磨条件で前記算体パターンの凸部上前記配線材圏 前配第2パリアメタル層より前記配線材層の研磨速度が を研磨により除去し、 前記配線材層より前記第1パリアメタル圏および前記第 体パターンの凸部上前記第1パリアメタル層と前記導体 パターンの凹部上前記第2パリアメタル層とを研磨によ り除去することを特徴とする請求項1記載の半導体装置 2パリアメタル層の研磨速度が速い研磨条件で、前記導

【請求項3】 前記導体パターンの凸部上前記第2パリ アメタル層を研磨により除去し、 前記第2パリアメタル層より前記配線材層の研磨速度が 速い研磨条件で前記導体パターンの凸部上前記配線材層 を研磨により除去し、 前記導体パターンの凸部上前配第1パリアメタル層と前 記導体パターンの凹部上前記第2パリアメタル層とを研 磨により除去することを特徴とする請求項1記載の半導 体装置の製造方法。

は多層構造を有することを特徴とする請求項1配載の半 【請求項4】 前記導体パターンを形成する前記絶縁膜 募体装置の製造方法。 【開求項5】 前記導体パターンは、前記配線溝および 接続孔を有することを特徴とする請求項1記載の半導体 装置の製造方法。

【開水項7】 前記記線材圏の材質をアルミとすること 前記第1パリアメタル層の材質を窒化タ ンタル、窒化チタン、または窒化タングステンとするこ とを特徴とする請求項1記載の半導体装置の製造方法。 を特徴とする額求項1配載の半導体装置の製造方法。 [請求項6]

【請求項8】 前記第2パリアメタル層の材質を窒化タ ンタル、窒化チタン、または窒化タングステンとするこ

とを特徴とする請求項1記載の半導体装置の製造方法。

発明の詳細な説明】

[0001]

【発明の風する技術分野】本発明は半導体装置の製造方 法に関し、特に配線を形成する半導体装置の製造方法に

[0002]

に配線の厚みを薄くすることはできず、配線アスペクト る。配線の微細化が進み、配線の電流密度が増加した場 る可能性がある。従って、電流密度の増加を抑えるため 【従来の技術】半導体集積回路の微細化に伴い、素子接 合、高速に移動する電荷により配線材料の原子移動(マ 比の増大による配線の加工不良や、配線間隔の縮小によ [0003] このような問題を解決するため、配線材料 イグレーション)が生じ、配線の断線や高抵抗化がおこ 統配線の最小線幅および最小配線間隔は狭くなってい る寄生容量の増大などの問題を引き起こしている。

めに、絶縁膜に配線溝を掘り、配線そのものを絶縁膜に については従来のアルミから銅に変更し、配線抵抗の低 F、耐マイグレーション性の向上を図ることが検討され 【0004】さらに、配線形成方法については、配線の 加工不良や、配線間隔の縮小による寄生容量を減らすた ている。

配線構を掘り、配線そのものを絶縁膜に埋め込んで配線 【発明が解決しようとする課題】 ダマシン法は絶縁膜に を形成する方法である。 [0005]

埋め込むダマシン法が提案されている。

材層形成工程、(c)は研磨工程、(d)は網配線形成 [0006] 図2は従来の接続配線の形成工程の概略を 示す図であり、(a)は配線溝形成工程、(b)は配線 工程を示す図である。

[0007] 図2 (a) の工程では、シリコン基板上に 酸化膜11,12を順次形成して、その上にレジストを **強布した後、フォトリングラフィーにより配線となる部** に線幅の広い配線機13aおよび線幅の狭い配線機13 次いで、レジストパターンをマスクとしてシリコン酸化 膜12の異方性エッチングを行い、シリコン酸化膜12 業子 (図示せず) を形成した後、絶縁膜であるシリコン 分のレジストを開口してレジストパターンを形成する。 bを形成して導体パターンを形成する。

[0008] 図2 (b) の工程では、導体パターンの上 に、第1パリアメタル層として窒化タンタル14を形成 単体パターンの凹部上に形成された飼15は、表面の萵 した後、配線材層として銅15を形成する。このとき、

が腐出するまで飼15を研磨する。図2(d)の工程で 4および鍋15を研磨し、配線溝13g,13bに鍋配 [0009] 図2 (c) の工程では、窒化タンタル14 は、シリコン酸化膜12が露出するまで窒化タンタル1 さが他の部分に比べ無く形成される。

線を形成する。

或された銅15は、装面の高さが他の部分に比べ低く形 [0010] しかし、緞幅の広い配線溝13aの上に形 **或されていて、さらに、鍋15を研磨する条件では窒化** タンタル14の研磨速度が鍋15の研磨速度より遅いた め、窒化タンタル14が露出した後は、研磨布の弾性に 酸化膜 12の表面から内部に研磨が進行して配線膜厚が **減少してしまう。その結果、配線抵抗の上昇や平坦度の 記線隊13aに形成された鍋15は、鶴出したシリコン** よりディッシングと呼ばれる現象が生じる。そのため、 悪化などが生ずるという問題点があった。

[0011] 本発明はこのような点に鑑みてなされたも のであり、均一な膜厚の配線を形成する半導体装置の製 造方法を提供することを目的とする。

権を形成して導体パターンを形成し、導体パターンの上 に第1 パリアメタル層および配線材層を形成し、導体パ **ーンの凸部上第2パリアメタル層を除去し、導体パター** ンの凸部上配線材層を除去し、導体パターンの凸部上第 1 パリアメタル層と凹部上第2パリアメタル層とを除去 することを特徴とする半導体装置の製造方法が提供され 【醍題を解決するための手段】本発明によれば、配線を 形成する半導体装置の製造方法において、絶縁膜に配線 ターンの凸部上第1パリアメタル層の表面高さと、導体 パターンの凹部上第2パリアメタル層の表面高さとが同 じになるように第2パリアメタル層を形成し、導体パタ

【0013】上記構成によれば、絶縁膜に配線溝を形成 して導体パターンを形成し、導体パターンの上に第1パ リアメタル圏および配線材圏を形成し、単体パターンの 凸部上第1パリアメタル圏の表面高さと、導体パターン 層を除去する際に、導体パターンの凹部上第2パリアメ タル層により配線溝内の配線材層が保護されるため、配 像溝内の配線材層は絶縁膜の表面より深く除去されるこ の凹部上第2パリアメタル圏の表面高さが同じになるよ うに第2パリアメタル圏を形成するので、第1パリアメ タル層が露出するまで第2パリアメタル層および配線材 とがなく、配線膜厚の減少が起こらない。

[0014]

接続配線の形成工程の概略を示す図であり、(a) は配 【発明の実施の形態】以下、本発明の実施の形態を図面 を参照して説明する。図1は本発明の実施の形態に係る 線溝形成工程、(b)は配線材層形成工程、(c)は研 磨工程、(d)は鍋配線形成工程を示す図である。

【0015】図1 (a) の工程では、シリコン基板上に 酸化膜1を100mm形成し、シリコン酸化膜1の表面 酸化膜2上にレジストを塗布する。次いで、フォトリソ レジストパターンを形成し、このレジストパターンをマ 素子 (図示せず) を形成した後、絶縁膜であるシリコン にシリコン酸化膜2を300nm形成した後、シリコン グラフィーにより配線となる部分のレジストを開口して

い、シリコン酸化膜2に線幅の広い配線溝3gおよび線 幅の狭い配線構3bを300nmの深さに形成して導体 スクとしてシリコン酸化膜2の異方性エッチングを行 パターンを形成する。

タ法により厚さ15nm形成した後、窒化タンタル4の Onm形成する。さらに、銅5aの表面に電解めっき法 【0016】図1 (b) の工程では、導体パターンの上 表面に配線材層として網5 a をスパッタ法により厚さ2 により配線材層として鍋5bを厚さ265mm形成した ンの凹部の鍋5bおよび窒化タンタル6は、その表面高 ンの凸部上の窒化タンタル4の設面高さと、導体パター ンの凹部上の窒化タンタル6の表面高さとが同じになる に、第1パリアメタル層として窒化タンタル4をスパッ 後、銅5bの表面に第2パリアメタル層として窒化タン タル6を厚さ20nm形成する。このとき、導体パター さが他の部分に比べ低く形成され、さらに、導体パター ように形成される。

I 社製研磨パッドI C 1 O O O を使用し、研磨剤として ンの凸部上の蜜化タンタル6を研磨し、蜜化タンタル6 が除去された段階で研磨を停止する。研磨は、Rode 過酸化水素水の含有量が例えば20重量%である混合液 【0017】図1 (c) の工程では、まず、導体パター は、アルミナ砥粒と過酸化水素水との混合液であって、 を用い、圧力140g/cm2に行う。

【0018】次に、窒化タンタル4および窒化タンタル 6に対して銅5aおよび銅5bの研磨速度が速くなる条 行き、窒化タンタル4が腐出したところで研磨を停止す る。研磨は、Rodel社製研磨パッドIC1000を 使用し、研磨剤としては、アルミナ砥粒と過酸化水素水 との混合液であって、過酸化水素水の含有量が例えば3 件で、窒化タンタル6、鍋5bおよび銅5gを研磨して 0 重量%である混合液を用い、圧力250g/ c m²に

【0019】このとき、導体パターンの凸部の鍋5 a お よび鍋5bの研磨が終了しても、導体パターンの凹部で は窒化タンタル6の研磨速度が遅いため、凹部内部の鍋 5gおよび鍋5bは研磨が進行せず、ディッシングが起 こらない。

【0020】図1 (4)の工程では、銅5aおよび網5 シリコン酸化膜2が露出するまで窒化タンタル4および 窒化タンタル 6 を研磨して除去し、配線構3a および配 研磨パッド1C1000を使用し、研磨剤としては、ア ルミナ砥粒と過酸化水素水との混合液であって、過酸化 **もに対して窒化タンタル4および窒化タンタル6の研磨** 速度が速くなる条件で、導体パターンの凸卸上の窒化タ 線構3bに銅配線を形成する。研磨は、Rodel社製 ンタル4と導体パターンの凹部上の窒化タンタル6を、 水業木の含有量が例えば20重量%である混合液を用

【0021】また、図1 (d) の工程における研磨は、 **ハ、圧力250g/cm²にて行う。** 

を対象としているが、配線溝と接続孔の両方を形成した 後に、研磨速度の異なる導電膜を形成し研磨するデュア ルダマシン法にも適用可能である。 [0025] 網5gおよび網5bに対して窒化タンタル4および蛮化 (c) の工程の後、引き続き、窒化タンタル4および窒 化タンタル6に対して銅5aおよび銅5bの研磨速度が タンタル6の研磨速度が速くなる条件としたが、図1

特開平14-359244

€

【0022】上記のように、導体パターンの上に、窒化 し、かつ、銅5bの表面に、導体パターンの凸部上の窒

速くなる条件により行うことも可能である。

タンタル4、銅5g、銅5b、窒化タンタル6を積層

化タンタル4の表面高さと、導体パターンの凹部上の蜜 化タンタル6の設面高さとが同じになるように窒化タン タル4、銅5a、銅5b、窒化タンタル6の瞋厚を散定 り、備5gおよび編5bのディッシングによる配線構3

【発明の効果】以上説明したように本発明では、研磨速 定して形成することとしたので、配線構内の導電膜が配 線溝の上層の導動膜に保護され、研磨の際、ディッシン 度の異なる導電膜を積層し、かつ、各導電膜の膜厚を設 グにより配線溝に発生する配線膜厚の減少が起こらず、 均一な膜厚で配線を形成することができる。 【0026】これにより、線幅の広い配線の形成、パッ ド形成などを行うことができ、さらに、回路設計性の向 上や、配線抵抗の減少による遅延増加などの問題を回避 することができる。 【図1】本発明の実施の形態に係る接続配線の形成工程 (b) は配線材層形成工程、(c) は研磨工程、(d) の概略を示す図であり、(a)は配線構形成工程、

[図面の簡単な説明]

a での腹厚の域少が起こらず、均一な腹厚で銅配線を形 【0023】上記の説明では、絶録膜として単層のシリ コン酸化膜を用いたが、シリコン酸化膜は他の材質であ ってもよく、また、多層構造であってもよい。また、上

成することができる。

して形成し、適当な研磨条件にて研磨を行うことによ

[図2] 従来の接続配線の形成工程の蝦略を示す図であ n, (a) は配線構形成工程, (b) は配線材層形成工 程、(c) は研磨工程、(d) は網配線形成工程を示す は銅配線形成工程を示す図である。

> 1 パリアメタル層および第2パリアメタル層としては蜜 化タンタルのほか、窒化チタン、窒化タングステンなど の窒化高融点金属を用いることができ、配線材圏として とができる。これら材料の組み合わせによって研磨条件 [0024] さらに、上記の説明では、配線の形成のみ


記の説明では、パリアメタル層と配線材層に窒化タンタ ルと銅の組み合わせを用いた場合について述べたが、第


[作号の説明] 図である。

は銅のほか、アルミニウムなどの低抵抗金属を用いるこ

は適当に変更することが可能である。

1, 2……シリコン酸化膜、3 m, 3 b……配線構 4, 6……窒化タンタル、5g, 5b……絹。





3

フロントページの続き